This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

			, s, ,		Sol to a sold to be dear
	* • •				
		***	ă.		
•		1425			
* ₁ 0 0					
That we will the					
			And the second second		
	s. K	·			
		χ.		÷ .	•
			·*		
12.				* * * * * * * * * * * * * * * * * * * *	
	*			- 5	
		<i>y</i>			
			v #		
*		3		E 187	- \$
	*		, et jû . , i j		4
		ages to		7	
		N. C.	1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1. 1		eque e :
		817			**
				Y	
*	· ·		, 1 	4 M	ele en character
				* * * * * * * * * * * * * * * * * * *	
3=				u u	

(19)日本国特許庁(リア)

(12) 公開特許公報(A)

(11)特許出屬公開磁号

特第2000-66240

(P2000-66240A)

F

(位)公南日 平成12年3月3日(2000.3.3)

(51) Int.CL?		微別記号	Ρţ			チベナド(参考)
G02F	1/136	500	G02F	1/136	500	2H092
G09F	9/30	338	G09F	9/30	988	5 C O 9 4
11011.	29/788		110 LL 3	29/78	617 V	bF110
•	21/336				619A	

存空的水 未給水 耐水液の数41 舎函 (全 30 頁)

(21) 洲田禅号	特數平10-283191	(71) 出頭人	598/00/390
* (22) (19 %) i f	平成10年8月17日(1938.8.17)	•	田中 発 炎域與磁晶都至無町原宿台1-5-5
		(72) 発明者	田中 杂 茨城风装船和开放叫原销行1 J 月 5 番地 5


最終資本続く

(54) 【発明の名称】 被品表示経慣とその製造方法

の【要約】

【目的】アクティブマトリックス型夜晶表示装置で視野角特性が良好で、製造コストの安い、表示ムラの少ない高品質大画面画像を実現する。

【構成】少なくとも一方が透明な一対の基板と前記基板 間にはさまれた液晶組成物層と、前配基板のいずれか一方の基板の向き合った表面にマトリックス状に配置された複数の走査線と映像信号面線、および共通電極と対をなす画素電極と、前配画表電極と対応にはなる。 9 回来电影と、則配曲来电影、則配定直線および則能映像信号西線に接続されたアクティブ素子を備えた液晶表示装置において、共通電極と走査線を連結している静電気対策用保護アクティブ素子の接続部分と、共通電極と映像信号西線を連結している静電気対策用保護アクティブ素子の接続部分が、局部の近代指されたゲート絶縁時の2018年12月21日 膜の領域外にあり、その接続部分はパッシベーション膜 により完全に被覆されていることを特徴とする。



【特許請求の範囲】

【請求項1】少なくとも一方が透明な一対の基板と、前記基板間に、はさまれた液晶組成物層と、前記基板のいずれか一方の基板の向き合った表面にマトリックス状に配置された複数の走査線と映像信号西線、および共通電極と対をなす画表電極と、前記画表電極、前記走査線および前記映像信号西線に接続されたアクティブ来子を備えた液晶表示装置において、前記アクティブ来子のが上絶縁順を基板上に堆積する時、有効画素領域を含む局部のみに部分的に堆積し、アクティブ来子の半導体層とパッシベーション保護膜層は、基板全面に堆積することを特徴とする製造方法。

【請求項2】少なくとも一方が透明な一対の基板と、前記基板間に、はさまれた液晶組成物層と、前記基板のいずれか一方の基板の向き合った表面にマトリックス状に配置された複数の走査線と映像信号配線、および共通電極と対をなす画楽電極と、前記画案電極、前記走査線および前記映像信号配線に接続されたアクティブ素子を備えた液晶表示装置において、前記アクティブ素子のゲート終縁順と半導体層を基板上に堆積する時、有効画素領域を含む周部のみに部分的に堆積し、パッシベーション保護膜層は、基板全面に堆積することを特徴とする製造

方法。 【請求項3】少なくとも一方が透明な一対の基板と、前記基板間に、はさまれた液晶組成物層と、前記基板のいずれか一方の基板の向き合った表面に、マトリックス状に配置された複数の走査線と映像信号配線、および共通電極と対をなす画素電極と、前記画案電極、前記走査線および前記映像信号西線に接続されたアクティブ来子を備えた液晶表示装置において、前記アクティブ来子を作えた液晶表示装置において、前記アクティブ来子のゲート総線膜とパッシベーション保護膜層を基板上に堆積する時、有効画素領域を含む局部のみに部分的に堆積し、前記アクティブ来子の半手

し、前記アクティブ素子の半導体層は、基板全面に堆積することを特徴とする製造方法。 【請求項4】請求項3に記載のアクティブ素子を備えた 液晶表示装置の製造方法において、有効画素領域を含む 居部のみに部分的に堆積されたゲート絶解膜よりもパッシベーション騰頂或の方を広く堆積することを特徴とする製造方法。

【請求項5】少なくとも一方が透明な一対の基板と、前記基板間に、はさまれた液晶組成物層と、前記基板のいずれか一方の基板の向き合った表面にマトリックス状に配置された複数の走音線と映像信号图線、および共通電極と対をなす画素電極と、前記画素電極、前記走音線および前記映像信号配線に接続されたアクティブ素子を備えた液晶表示装置において、前記アクティブ素子のゲート絶縁順と半導体層とパッシベーション保護膜層を基板上に堆積する時、有効画素領域を含む局部のみに部分的に堆積することを特徴とする製造方法。

【請求項6】請求項5に記載のアクティブ素子を備えた

液晶表示装置の製造方法において、有効画素御或を含む 局部のみに部分的に堆積されたゲート絶縁膜よりも、パッシベーションが があることを特徴と する製造方法。

【請求項7】請求項1から6に記載の製造方法により作られた液晶表示装置において、前記共通電極と前記走査線を連結している静電気対策用保護アクティブ素子と、前記共通電極と前記映像信号配線を連結している静電気対策用保護アクティブ素子がパッシベーション機関によって完全に被覆されていることを特徴とする液晶表示装置

□ は 「請求項8】請求項1から6に記載の製造方法により作 られた液晶表示装置において、前記共通電極と前記走査 線を連結している静電気対策用保護アクティブ素子と、前記共通電極と前記映像信号配線を連結している静電気 対策用保護アクティブ素子が局部的に堆積されたゲート 総線膜の境界周辺の2辺以上に配置されていることを特 徴とする液晶表示装置。

【請求項9】請求項1から6に記載の製造方法により作られた液晶表示装置において、前記共通電極と前記走査線を連結している静電気対策用保護アクティブ表子の接続部分と、前記共通電極と前記映像信号配線を連結している静電気対策用保護アクティブ表子の接続部分が、局部的に推積されたゲート絶縁膜の領域外にあることを特徴とする液晶表示法學。

後とする液晶表示法置。 【請求項10】請求項1から9に記載の製造方法により作られた液晶表示装置において、2枚の基板をはりあわせて液晶セルを形成するシール領域が、局部的に堆積されたゲート絶縁襲の周辺境界上か、または、ゲート絶縁膜の領域外でなおかつパッシベーション膜地筋領域内に存在することを特徴とする液晶表示装置。

【請求項11】ホトマスクの透過光量を3段階以上に変化させ、ポジ型ホトレジスト現像後にホトレジスト膜厚を3段階以上に変化させることを特徴とする液晶表示装置の製造方法。

【請求項12】請求項11に関して、走査線やアクティブ素子の半導体領域や、映像信号配線、画素電極などの液晶表示素子を構成する各電極が、交差し、互いにかさなりあう部分の段差部分のホトマスクの透過光量を3段階以上に変化させ、ホトレジスト現像後にホトレジスト 関軍を3段階以上に変化させることを特徴とする液晶表示装置の製造方法。

【請求項13】請求項11において、映像信号面線と画素電極を連結する薄膜トランジスタ素子のチャネル部分のホトマスク透過光量を増加させ、ホトレジスト現像後に薄膜トランジスタ素子のチャネル部分のホトレジスト膜厚を薄くすることを特徴とする液晶表示装置の製造方

ぶ。 【請求項14】請求項3,4,5,6に関して請求項1 3に記載した映像信号配線と画素電極を連結する薄膜ト ランジスタ素子のチャネル部分のホトマスク透過光量を 増加させ、ホトレジスト現像後に薄膜トランジスタ素子 のチャネル部分のホトレジスト膜厚を薄くする製造方法 を用いることで、映像信号配線と画素電極を同時分離形 成し、チャネル部のn+層を除去する。この工程と走査 線を形成するホトマスク工程をふくめ、全工程を2回の ホトマスク工程で完了する横電界方式液晶表示装置の製 造方法。

【請求項15】請求項1または2に関して、請求項13 に記載した映像信号西線と画楽電極を連結する薄膜トランジスタ素子のチャネル部分のホトマスク透過光量を増加させ、ホトレジスト現像後に薄膜トランジスタ素子のチャネル部分のホトレジスト膜厚を薄くする製造方法を用いて、映像信号配線と画楽電極を同時に形成する。その後パッシベーションを基板全面に堆積してから駆動IC回路と接続するための端子部のコンタクトホールをあけることを特徴とする液晶表示装置の製造方法。

【請求項16】請求項15に関して、映像信号語級とドレイン電極を同時に形成し、その後パッシベーションを基板全面に形成してから、透明画裏電極とドレイン電極とを連結するためのコンタクトホールと駆動1C回路と接続するための端子部のコンタクトホールを形成し、その後透明導電機をたいせきし画素電極と端子部電極を形成することを特徴とする液晶表示装置の製造方法。

【請求項17】請求項3,4,5,6に関して、映像信号西線と画案電極を形成するための金属膜を堆積した後映像信号西線と画裏電極を回時に形成する。その後、薄膜トランジスタのチャネル部分の金属膜とn+層を除去してから有効画裏領域を含む局部のみに部分的にパッシベーション膜を堆積することを特徴とする液晶表示装置の製造方法。

【精水項18】請水項3,4,5,6に関して、映像信号配線とドレイン電極を同時に形成した後、透明画素電極を堆積し映像信号回線と画素電極をパターンニングをも時に、薄膜トランジスタ部のチャネル部分の金属膜内・一般をとりのぞく。その後パッシベーション膜を有効画素領域を含む、局部のみに部分的に堆積した後、映像信号回線と画素電極を同時に形がする。それから表面に露出したの中層を除去した後で、中間と半導体層を全面は変との表面に変とした後である。それから表面に露出したの中層を除去した後である。その後では、全人のでは、一般である。その後では、一般である。その後では、一般である。その後では、一般である。その後では、一般である。その後では、一般である。その後では、一般である。その後では、一般である。その後では、一般である。その後では、一般である。その後では、一般である。その後では、一般である。その後では、一般である。その後によりないる。その後によりないる。その後によりないる。その後によりないる。その後によりないる。

【請求項20】請求項1,3,4に関して、ゲート絶縁 膜を有効画素譲収を含む、局部のみに部分的に堆積した 後、半導体層を基板全面に堆積する。その後映像信号配 線と画素電極を同時に形成した後、表面に露出したn+ 層を除去する。次にパッシベーション順を基板全面または有効画素領域を含む局部のみに部分的に堆積する。その後薄膜トランジスタのチャネル部と映像信号画談ならびに画素電極を形成するために余分なパッシベーション膜と半導体層を除去することを特徴とする液晶表示装置の製造方法。

【請求項21】請求項19,20に関して、映像信号配線とドレイン電極を同時に形成した後、表面に露出した
n+層を除去する。次にパッシベーション順を基板全面
または有効画素領域を含む局部のみに部分的に堆積する。その後薄膜トランジスタのチャネル部と映像信号配線ならびにドレイン電極を形成するために余分なパッシベーション膜と半導体層を除去してから、透明画表電極を形成することを特徴とする液晶表示装置の製造方法。【請求項22】請求項5,6に関いのみに堆積したする。その後映像信号配線と画象電極を同時に形成してから薄膜トランジスタのチャネル部分をパターンニングする。その後映像信号配線と画象電極を同時に形成してから薄膜トランジスタのチャネル部分のカート層を除去する。それからパッシベーション膜を有効画素領域を含む局部のみに堆積することを特徴とする液晶表示装置の製造方法。

【請求項23】請求項3,4に関して、ゲート絶縁膜を有効画素領域を含む局部のみに、部分的に堆積した後、半導体層を基板全面に堆積する。その後薄積トランジスタのチャネル部分をパターンニングしてから映像信号配線と画素電極を同時に形成する。それから薄膜トランジスタのチャネル部分のn+層を除去してからパッシベーション膜を有効画素領域を含む局部のみに堆積することを特殊とする流見表示法器の場合方法。

を特徴とする液晶表示装置の製造方法。 【請求項24】請求項1,2に関してゲート結構度を有効画素領域を含む局部のみに部分的に堆積した後、半導体層を基板全面または、有効画素領域を含む局部のみに部分的に堆積する。それから薄膜トランジスタのチャネル部分をパターンニングしてから映像信号西線と画案で極を回時に形成する。次に薄膜トランジスタのチャネル部分のn+局を除去した後、パッシベーション膜を基板会面に堆積する。その後限動用ICと接続するために端子部にコンタクトホールをあけることを特徴とする液晶表示装置の製造方法。

【請求項25】請求項5,6に関して、ゲート総録順と 半導体層を有効画素領域を含む局部のみに部分的に堆積 してから薄膜トランジスタのチャネル部分をパターンニ ングする。次に映像信号西線と画素電極を同時に形成し た後、薄膜トランジスタのチャネル部分のn+層を除去 してからパッシベーション膜を有効画素領域を含む局部 のみに部分的に堆積する。その後共通電極をパッシベー ション膜の上に形成したことを特徴とする液晶表示装置 の製造方法。

【請求項26】少なくとも一方が透明な一対の基板と、

前記基板間にはさまれた液晶組成物層と、前記基板のいずれか一方の基板の向き合った表面に、マトリックス状に配置された複数の走査線と映像信号配線、および共通電極と対をなす画素電極と、前記画素電極、前記走査線および映像信号配線に接続されたアクティブ来子を備えた液晶表示装置において、前記アクティブ来子のゲート総保膜を有効画素領域を含む局部のみに部分的に堆積した後半導体は有效画素領域を含む局部のみに部分的に生積し、オーミックコンタクトをとるためのカー層は、イオン注入する場合、有効画素領域を含む局部のみに部分的に注入する。カー層をプラズマCVD法で堆積する場合には、基板全面または有効画素領域を含む局部のみに部分的に堆積することを特徴とする製造方法。

【請求項27】請求項26において、映像信号西線と画素電極を同時にパターンニングした後、表面に露出している n + 層と、n + 層の下にある半導体層の両方を除去することで薄膜トランジスタ素子のチャネル部分と、映像信号西線と画素電極を独立同時分離形成することを特徴とする海県表示法等の製造方法。

徴とする液晶表示装置の製造方法。 【請求項28】請求項26,27において、映像信号配線と画東電極を同時に形成した後パッシベーションを基板全面または、有効画素領域を含む局部のみに部分的に堆積する。次に駆動回路「Cと接続するために、接続端子部上の余分なパッシベーション膜とn+層と半導体層を除去することを特徴とする液晶表示装置の製造方法。

【請求項29】少なくとも一方が透明な一対の基板と、前記基板間に、はさまれた液晶組成物層と、前記基板のいずれか一方の基板の向き合った表面にマトリックス状に配置された特数の走査線と映像信号面線、および共通電極と対をなす画素電極と前記画素電極、前記走査線および前記映像信号面線に接続されたアクティブ案子を備えた液晶表示装置において、表示1画案につき、薄膜トランジスタのゲート電極が並列に2本以上面置されており、薄膜トランジスタのチャネル領域が2個以上並列にの、薄膜ト目ンジスタのチャネル領域が2個以上並列に形成され2個以上のそれぞれのドレイン電極はひとつの画素電極と連続されていることを特徴とする液晶表示装置。

【請求項30】請求項1から6,11から28の製造方法によって作られる横電界方式液晶表示装置。

【請求項31】請求項16と21の製造方法によって作られるツイストネマティック液晶表示装置または、強勢電液晶表示装置または、垂直配向の液晶表示装置。 【請求項32】請求項1から6,11から28において

【請求項32】請求項1から6,11から28において 走査線をアルミニウム(またはアルミニウムの合金)と チタン(またはチタン合金)との2層構造、または、ア ルミニウム(またはアルミニウムの合金)とチタン(ま たはチタン合金)とモリブデン(またはモリブデン合金)の3層構造、または、アルミニウム(またはアルミニウム(またはアルミニウム合金)とモリブデ ン(またはモリブデン合金)の3層構造で作り、画楽電極と対向する共通電極はチタン(またはチタン合金)の単層構造、またはチタン(またはチタン合金)とモリブデン(またはモリブデン合金)の2層構造、または、クロム(またはクロム合金)とモリブデン(またはモリブデン合金)の2層構造が用いられていることを特徴とする液晶表示装置。

【請求項33】請求項1から6,11から28において、走査線をチタン(またはチタン合金)と銅(または銅合金)とチタン(またはチタン合金)の3層構造、またはクロム(またはカロム合金)と銅(または銅合金)とモリブデン(またはモリブデン合金)の3層構造、またはチタン(またはモリブデン合金)の3層構造でかり、画素電を対向する共通電極はチタン信またはチタン合金)の単層構造、またはモリブデン合金)の2層構造がチタン合金)の単層構造、またはモリブデン合金)の2層構造が用いられている。またはモリブデン合金)の2層構造が用いられていることを特徴とする流晶表示装置。

【請求項34】請求項1から28において、映像信号配線にチタン(またはチタン合金)とアルミニウム(またはアルミニウム合金)の2層構造、またはチタン(またはチタン合金)とモリブデン(またはモリブデン合金)の2層構造、またはクロム(またはクロム合金)とモリブデン(またはモリブデン合金)の2層構造が用いられていることを特徴とする液晶表示装置。

【請求項35】請求項1から28において、映像信号配線に、チタン(またはチタン合金)とアルミニウム(またはアルミニウム合金)とチタン(またはチタン合金)との3層構造、または、チタン(またはチタン合金)とモリブデン合金)の3層構造、または、アルミニウム(またはチタン合金)とアルミニウム(またはアルミニウム(またはアルミニウム合金)とアルミニウム合金)の3層構造(アルミニウム合金)とカロム(または、チタン(またはチタン合金)とチタン(またはチタン合金)とチタン(またはチタン合金)とデタン(またはモリブデン合金)とモリブデン合金)とモリブデン合金)とモリブデン合金)とデタン(またはチタンの3層構造、またはチタン(またはチタン(またはモリブデン合金)とモリブデン合金)とモリブデン合金)の3層構造を用いることを特徴とする
の3層構造を用いることを特徴とする
の3層構造を用いることを特徴とする
の3層構造を用いることを特徴とする
の3層構造を用いることを特徴とする
の3層構造を用いることを特徴とする

【請求項36】請求項1から9に記載の製造方法により作られる液晶表示装置においてゲート絶縁膜を堆積する領域が、有効直転領域と映像信号西線の端子部領域と静電気対策用保護アクティブ表子領域に局部的に限定されていることを特徴とする液晶表示装置。 【請求項37】請求項1から9に記載の製造方法により

【請求項37】請求項1から9に記載の製造方法により作られる液晶表示装置においてゲート絶縁膜の堆積境界から走査線端子部末端までの距離と、ゲート絶縁膜の堆積境界から静電気対策用保護アクティブ素子の接合端子

部末端までの距離がそれぞれ2mm以上存在することを 特徴とする液晶表示装置。

【請求項38】請求項1から6に記載の製造方法により 作られる液晶表示装置において、走査線と交差している 共通電極と、映像信号配線と交差している共通電極とを 接続する部分が局部的に堆積されたゲート絶縁質の領域 外にあることを特徴とする液晶表示装置。

【請求項39】請求項1から28において、映像信号配線にチタンシリサイドとアルミニウム(またはアルミニ ウム合金)の2層構造、またはモリブデンシリサイドと アルミニウム (またはアルミニウム合金) の2層構造 またはクロムシリサイドとアルミニウム (またはアルミニウム合金) の2層構造、または、チタンシリサイドとモリブデン (またはモリブデン合金) の2層構造、また は、モリブデンシリサイドとモリブデン(またはモリブ デン合金)の2層構造、またはクロムシリサイドとモリブデン(またはモリブデン合金)の2層構造が用いられ

ていることを特徴とする液晶表示装置。 【請求項40】少なくとも一方が透明な一対の基板と、 前記基板間に、はさまれた液晶組成物層と、前配基板の いずれか一方の基板の向き合った表面にマトリックス状 に配置された複数の走査線と映像信号配線、および共通 電極と対をなす画素電極と、前記画素電極、前記走音線 および前記映像信号音線に接続されたアクティブ素子を 備えた液晶表示装置において前記走査線の順厚よりも、 液晶駆動電極と対をなす画素共通電極の関厚が薄いこと を特徴とする液晶表示装置。

【請求項41】横電界方式アクティブマトリックス液晶 表示装置において、映像信号配線の順厚よりも、液晶駆 動電極と対をなす画素共通電極の順厚が薄いことを特徴 とする液晶表示装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、低コストで広視野角・ 高画質の大画面アクティブマトリックス型液晶表示装置 に関する。

【0002】 【従来の技術】従来のアクティブマトリックス型液晶表 示装置では、アクティブ素子を形成する一方の基板の周辺をのぞく基板全面にゲート絶縁膿や半導体膜ならびに パッシベーション膜を堆積していた。走査線を一番はじ めに形成するプロセスでは、駆動IC回路と接続するために走査線端子部の上に堆積されたゲート絶縁動を除去 する工程が必要であった。(図1と図2が従来の液晶表示装置のアクティブ来子基板の断面である。)静電気対策用保護トランジスタの西線間の接合にもゲート絶縁膜の除去が必要であった。

[0003]

【発明が解決しょうとする課題】図1、図2にあるよう に従来のTNモードのアクティブ素子基板では全工程で

ホトマスク工程が5回必要である。横電界液晶モードの アクティブ表子基板では全工程でホトマスク工程が4回 以上必要であった。液晶表示画面が大型化するにつれ、 ガラス基板1枚から取れる液晶表示表子の数も少なくな ってくるので大型液晶表示素子の価格は非常に高いもの ってくるので人型物語を小菜子の間でなっていた。さらにガラス基板が大型になると発生する静電気の量も非常に大容量となりゴミの付着や静電気破壊が多発し大型液晶表示案子の歩留りを低いものにし ていた。

【0004】ホトマスク工程が多い場合高価な電光装 置の台数も多く必要となり初期投資の金額も大きくな る。製造工場のクリーンルームの面積も大きくなるの で、ランニングコストも高くなる。ガラス基板を投入してからアクティブ東子基板が完成するまでの時間を可能 なかぎり短縮しないと、保管のためのストッカーが大量 に必要となる。

【0005】 ガラス基板が大型になってくると、プラ ズマCVDでシリコン窒化膜、アモルファスシリコン半 導体膜を堆積した場合、脈が脈がガラス基板と異なる ために堆積後、応力が発生し、基板全体が歪曲する問題 が生じる・ガラス基板の中央部分とガラス基板の周辺部 での応力発生率が異なるために寸法変化が有効画素領域 全域に均一に生じない。そのためにホトマスク間のミスアライメントが生じるという問題があった。

【0006】本発明は、これらの課題を解決する手段 を提供するもので、その目的とするところは、大型液晶 表示装置の製造工場の投資効率を高め、超大型・超広視 野角液晶表示装置を安価に、歩留り良く製造できる方法 を提供することにある。 【0007】

【課題を解決するための手段】 前記課題を解決し、上 記目的を達成するために本発明では以下の手段を用い

【0008】 基板上に走査線と映像信号配線と、前記 走査線と前記映像信号四線との各交差部に形成された薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極と、少なくとも一部が前記画展電極と対向して 形成された共通電極とを有するアクティブマトリックス 基板と、前記アクティブマトリックス基板に対向する対 を放と、前記アンティフマドワックスを依にお同事も対 向基板と、前記アクティブマトリックス基板と前記対向 基板に挟持された液晶層とからなる液晶表示装置の製造 方法において、

〔手段1〕前記轉順トランジスタ素子のゲート絶縁順を 基板上に堆積する時、有効画素領域を含む局部のみに部 分的に堆積し、薄膜トランジスタ素子の半導体層とパッシベーション保護費は基板全面に堆積する。

【0009】(手段2)前記簿膜トランジスタ案子のグ ート絶保膜と半導体層を基板上に堆積する時、有効画素 領域を含む局部のみに部分的に堆積し、パッシベーショ ン保護膜層は、基板全面に堆積する。

【0010】(手段3)前記薄膜トランジスタ来子のゲート総縁膜とパッシベーション保護関層を基板上に堆積する時、有効画素観域を含む局部のみに部分的に堆積し半導体層は基板全面に堆積する。

【0011】(手段4)手段3に記載した製造方法において、有効画素領域を含む局部のみに部分的に堆積された方と、持続機関よりもパッシベニション膜領域の方を広

く堆積した。 【0012】(手段5)前記簿膜トランジスタ素子のゲート絶縁膜と半導体層とパッシベーション保護膜層を基板上に堆積する時、有効画素領域を含む局部のみに部分

的に堆積する。 【0013】(手段6)手段5に記載した製造方法において、有効画素調或を含む局部のみに部分的に堆積されたゲート総録順よりもパッシベーション膜調或の方を広く堆積した。

【0014】(手段7)手段1から6に記載した製造方法により作られた液晶表示装置において、前記共通電極と前記走査線を連結している静電気対策用保護トランジスタ素子と、前記共通電極と前記映像信号西線を連結している静電気対策用保護トランジスタ素子とを、パッシベーション膜層によって完全に被覆した。

【0015】(手段8)手段1から6に記載した製造方法により作られた液晶表示装置において、前記共通電極と前記走査線を連結している静電気対策用保護トランジスタ素子と、前記共通電極と前記映像信号西線を連結している静電気対策用保護トランジスタ素子とを、局部的に堆積されたゲート絶縁膜の境界周辺の2辺以上に配置した。

【0016】(手段9)手段1から6に記載した製造方法により作られた液晶表示装置において、前記共通電極と前記走査線を連結している静電気対策用保護トランジスタ素子の接続部分と、前記共通電極と前記映像信号配線を連結している静電気対策用保護トランジスタ素子の接続部分とを、局部的に堆積されたゲート絶縁頭の領域外に配置した。

【0017】(手段10)手段1から9に記載した製造方法により作られた液晶表示装置において、2枚の基板をはり合わせで液晶セルを形成するシール御戦を、局部的に堆積されたゲート絶縁膜の周辺境界上か、または、ゲート絶縁膜の堆積領域外でなおかつパッシベーションの堆積領域内に配置した。

【0018】(手段11)ホトマスクの透過光量を完全 透過、半透過、完全遮断の3段階以上に変化させること で、ボジ型ホトレジストの膜厚を3段階以上に変化させる。

【0019】(手段12)手段11に記載した製造方法 により、走査線や、アクティブ裏子の半導体調或や、映 像信号配線、画案電極などの液晶表示裏子を構成する各 電極が交差し、互いにかさなりあう部分の段差部分のホ トマスクの**透過光量**を3段階以上に変化させ、ポジ型ホ トレジストの**現像後ホトレ**ジストの膜厚を3段階以上に 変化させる-

【0020】(手段13)手段11に記載した方法により、映像信号画線と画案電極を連結する薄膜トランジスタ来子のチャネル部分のホトマスク透過光量を増加させ、ポジ型ホトレジスト現像後に、薄膜トランジスタ表子のチャネル部分のポジ型ホトレジスト腹厚を薄くし

【0021】(手段14)手段3,4,5,6,13に記載した方法を用いて映像信号配線と画表電極を同時分離形成し、チャネル部のn+層を除去する。この工程と走査線を形成するホトマスク工程をふくめ、全工程を2回のホトマスク工程で完了させる。

【0022】(手段15)手段1,2,13に記載した方法を用いて、映像信号配線と画表電極を同時分離形成し、チャネル部のn+層を除去してから、パッシベーション保護膜を基板全面に堆積する。その後に、駆動IC回路と接続するための端子部のコンタクトホールをあける

【0023】(手段16)手段15に記載した方法を用いて、映像信号西線とドレイン電極を同時分離形成し、チャネル部分のn+層を除去してから、パッシベーション保護膜を基板全面に堆積する。その後に、駆動 I C回路と接続するための端子部のコンタクトホールと、透明画素電極とドレイン電極とを接続するためのコンタクトホールを同時に形成する。それから透明導電膜を堆積し液明画素電極と端子部電極を形成する。

透明画素電極と端子部電極を形成する。 【0024】(手段17)手段3,4,5,6に記載した方法を用いて、映像信号配線と画素電極を同時に形成した後、薄膜トランジスタ素子のチャネル部分の金属膜とn+層を除去する。それから有効画素領域を含む局部のみに部分的にパッシベーション保護機を堆積する。

のみに部分的にパッシベーション保護機を堆積する。 【0025】(手段18)手段3,4,5,6に記載した方法を用いて、映像信号西線とドレイン電極を同時に形成した後、透明導電機を堆積し、映像信号西線と画表電極をパターンニングする時に薄膜トランジスタ部のチャネル部分の金属膜とn+層をとりのぞく。その後、パッシベーション保護関を有効画素領域を含む局部のみに部分的に堆積する。

【0026】(手段19)手段2,5,6に記載した方法を用いて、ゲート終縁膜と半導体層を有効画素領域を含む局部のみに部分的に堆積した後、映像信号面線と画素電極を同時に形成する。その後、表面に露出したn+層を除去した後、パッシベーション膜を基板全面または有効画素領域を含む局部のみに部分的に堆積する。それから薄膜トランジスタ素子のチャネル部と映像信号面線ならびに画表電極を形成するために余分なパッシベーション膜と半導体層を除去する。

【0027】(手段20)手段1,3,4に記載した方

法を用いて、ゲート終陽膜を有効画素領域を含む局部の みに部分的に堆積した後、半導体層を基板全面に堆積す る。その後映像信号西線と画表電極を同時に形成してから表面に露出したn+層を除去する。次にパッシベーション膜を基板全面または有効画表領域を含む局部のみに 部分的に堆積する。それから薄膜トランジスタ案子のチャネル部と映像信号西線ならびに画表電極を形成するた めに余分なパッシベーション膜と半導体層を除去する。 【0028】(手段21)手段19,20に記載した方法を用いて、映像信号面線とドレイン電極を同時に形成した後、表面に露出したn+層を除去する。次にパッシ ベーション膜を基板全面または有効画素領域を含む局部 のみに部分的に堆積する。その後薄膜トランジスタ素子 のチャネル部と映像信号配線ならびにドレイン電極を形 成するために余分なパッシベーション膜と半導体層を除 去してから透明画表電極を形成する。

よりてかったの国家电池を形成する。 【0029】(手段22)手段5,6に記載した方法を 用いて、ゲート総縁膜と半導体層を有効画素領域を含む 局部のみに部分的に堆積した後薄膜トランジスタ素子の チャネル部分をパターンニングする。その後映像信号配 線と画家電極を同時に形成してから、薄膜トランジスタ 素子のチャネル部分のn+層を除去する。それからパッ シベーション膜を有効画素領域を含む局部のみに部分的 に堆積する。

【0030】(手段23)手段3、4に記載した方法を用いて、ゲート終縁順を有効画素領域を含む局部のみに 部分的に堆積した後、半導体層を基板全面に増積する。 その後薄膜トランジスタ素子のチャネル部分をパターン ニングしてから映像信号配線と画素電極を同時に形成す それから薄膜トランジスタのチャネル部分のn+層 を除去してからパッシベーション膜を有効画素領域を含 む局部のみに堆積する。

【0031】(手段24)手段1,2に記載した方法を 用いて、ゲート終経順を有効画素領域を含む局部のみに 部分的に堆積した後半導体層を基板全面または有効画素 領域を含む局部のみに部分的に堆積する。それから薄膜 トランジスタのチャネル部分をパターンニングしてから 映像信号面線と画家電極を同時に形成した後期算トラン ジスタのチャネル部分のn+層を除去する。次にパッシ

ャネル部分をパターンニングする。次に映像信号画線と 画表電極を同時に形成した後、薄騰トランジスタのチャ ネル部分のn+層を除去してからパッシベーション膜を 有効画素領域を含む局部のみに部分的に堆積する。その後共通電極をパッシベーション膜の上に形成する。 【0033】(手段26)ゲート絶縁膜を有効画素領域

を含む局部のみに部分的に堆積した後半導体層とエッチ ングストッパー層は基板全面か、または有効画素領域を含む局部のみに部分的に堆積し、オーミックコンタクトをとるためのn+層は、イオン注入する場合、有効画素領域を含む局部のみに部分的に注入する。n+層をプラ

ズマCVD法で維持する場合には、基板全面または、有効画素領域を含む局部のみに部分的に推積する。 【0034】(手段27)手段26に記載した方法を用いて、映像信号西線と画家電極を同時にパターンニング した後、表面に露出しているn+層と、n+層の下にある半導体層の両方を除去することで博膜トランジスタ素 子のチャネル部分と映像信号配線と画素電極を独立同時

分離形成する。 【0035】(手段28)手段26,27に記載した方 【0035】(手段28)手段26,27に記載した方 法を用いて、映像信号配線と画素電極を同時に形成した 後、パッシベーションを基板全面または有効画素領域を 含む局部のみに部分的に堆積する。次に、駆動回路IC と接続するために、接続端子部上の余分なパッシベーション臍とn+層と半導体層を除去する。

【0036】(手段29)表示1画素につき、薄膜トランジスタのゲート電極を平列に2本以上回置し、薄膜ト スタのチャネル領域が2個以上平列に形成され、 2個以上のそれぞれのチャネルに付属しているドレイン 電極はそれぞれ連結され画素電極に接合させた

【0037】(手段30)手段1から6、手段11から 28の方法によって作られる液晶表示パネルの方式に横 電界方式を用いる。

【0038】(手段31)手段16と21の方法によって作られる液晶表示パネルの方式にツイストネマティッ ク液晶方式または、強誘電液晶方式または反発素電液晶 方式または垂直配向液晶方式を用いる。

【0039】(手段32) 手段1から6, 手段11から 28の方法によって作られる液晶表示案子の走資線をア ルミニウム(またはアルミニウムの合金)とチタン(ま たはチタン合金)との2層構造、または、アルミニウム (またはアルミニウムの合金)とチタン(またはチタン 合金)とモリブデン(またはモリブデン合金)の3層構 造、または、アルミニウム(またはアルミニウム合金) とクロム(またはクロム合金)とモリブデン(またはモ リブデン合金)の3層構造で作り、画素電極と対向する 共通電極は、チタン(またはチタン合金)の単層構造ま たは、チタン(またはチタン合金)とモリブデン(また はモリブデン合金)の2層構造、またはクロム(または クロム合金)とモリブデン(またはモリブデン合金)の 2層構造とした

【0040】(手段33) 手段1か66, 手段11から 28の方法によって作られる液晶表示案子の走査線をチ タン(またはチタン合金)と銅(または銅合金)とチタン(またはチタン合金)の3層構造、またはクロム(ま たはクロム合金)と銅(または、銅合金)とモリブデン

(またはモリブデン合金)の3層構造で作り、画表電極 と対向する共通電極はチタン(またはチタン合金)の単 層構造、またはチタン(または、チタン合金)とモリブ デン(またはモリブデン合金)の2層構造、またはクロ ム (またはクロム合金) とモリブデン (またはモリブデ

ン合金)の2層構造とした。 【0041】 (手段34) 手段1か528の方法によっ て作られる液晶表示装置の映像信号的線にチタン(また はチタン合金)とアルミニウム(またはアルミニウム合 金) の2層構造、またはチタン(またはチタン合金)と モリブデン(またはモリブデン合金)の2層構造、また はクロム(またはクロム合金)とモリブデン(またはモ

リブデン合金) の2層構造を用いた。 【0042】(手段35) 手段1から28の方法によっ て作られる液晶表示装置の映像信号画線にチタン(また はチタン合金)とアルミニウム(またはアルミニウム合 金)とチタン(またはチタン合金)の3層構造、また は、チタン (またはチタン合金) とアルミニウム (また はアルミニウム合金) とモリブデン (またはモリブデン 合金)の3層構造、またはチタン(またはチタン合金) とアルミニウム(またはアルミニウム合金)とクロム (またはクロム合金)の3層構造、または、チタン(ま たはチタン合金) とモリブデン (またはモリブデン合 を用いた。

【0043】(手段36)手段1から9に記載の方法に よって作られる液晶表示装置においてゲート絶縁膜を堆 積する領域を、有効画素領域と映像信号四線の端子部領 域と、静電気対策用保護アクティブ来子領域に局部的に 限定した。

【0044】(手段37)手段1から9に記載の方法に よって作られる液晶表示装置においてゲート給穀膜の堆 積境界から<u>走査線端子部末端</u>までの距離と、ゲート絶縁 膜の堆積境界から静電気対策用保護アクティブ素子の接 合端子的末端までの距離がそれぞれ2mm以上存在する ようにした。

【0045】(手段38)手段1から6に記載の方法に よって作られる液晶表示装置において走査線と交差している共通電極と、映像信号電線と交差している共通電極 とを接続する部分を、局部的に堆積されたゲート絶縁膜 の領域外に設置した。

【0046】(手段39) 手段1から28に記載の方法 によって作られる液晶表示パネルの映像信号面線にチタ ンシリサイドとアルミニウム (またはアルミニウム合 金) の2層構造、 またはモリブデンシリサイドとアルミ ニウム (またはアルミニウム合金) の2層構造、または クロムシリサイドとアルミニウム (またはアルミニウム 合金)の2層構造、または、チタンシリサイドとモリブ

デン (またはモリブデン合金) の2層構造、またはクロ ムシリサイドとモリブデン (またはモリブデン合金) の 2層構造を用いる。

[0047]

【作用】従来のツイストネマティック液晶モード用の薄 膜トランジスタ素子基板の断面図は図1のとうりである。ゲート絶知費と半導体膜とパッシベーション膜の三 層をガラス基板全面に堆積する製造方法でプロセスに無 理がなく最少のホトマスク工程数を実現している。しか レホトマスク工程は全工程で5回必要となりこれ以上のコストダウンは不可能の状態である。 横電界方式液晶モ ード用の薄膜トランジスタ素子基板の断面図は図2のとうりである。この場合も図1と同様にゲート給報膜と半 **導体膜とパッシベーション膜の三層は、ガラス基板全面** に堆積する製造方法を用いている。 横電界方式では図1 で用いていた▲14▼画家電極(透明電極)は必要ない のでホトマスク工程を1回へらして全工程で4回のホト マスク工程で完成する。しかしこの場合走査線と共通電 極を連結することが不可能となる。同様に映像信号西線 と共通電極の連結も不可能となる。そのために走査線端 子部や映像信号西線端子部にコンタクトホールをあけた 後接合電極▲13▼を形成し静電気対策用保護トランジ スタを設置するには5回のホトマスク工程が必要となる。つまりどの液晶モードを採用しても歩留りをおとさ ず安定した生産をおこなうためには、従来のプロセスを 採用していてはコストダウンに限界がある。

【0048】 手段1から9を用いることで、 コンタクトホールをあける工程が必要なくなり大幅な工 程の短縮化が実現できる。しかも工程の短縮化を実施し ても従来と同様に静電気対策用保護トランジスタを基板 上に形成できるので歩留りを低下させることもない。堆 積膜厚の厚いゲート絶縁膜を必要最低限の面積に堆積す ることでガラス基板におよぼす応力を減少することがで きるのでパターンの変形も小さくなる。そのためにホト マスク間のミスアライメント量も減少するので、ミスア ライメントが原因で生じる表示ムラが大幅に減少する。 同様に対向基板であるカラーフィルター基板と薄膜トラ ンジスタ基板との合着ミスアライメント量も減少するので、液晶セル工程での少留りも大幅に向上する。

【0049】 手段10を用いることでシール領域のセルギャップを均一化しゃすくなるので液晶セル工程での セルギャップ不良を低減できる。

【0050】 手段3か59までと、手段11か614 までを用いることで、薄膜トランジスタ素子基板に静電 気対策用保護トランジスタを形成でき、全工程をわずか ホトマスク2回の工程で実現できる。この工程により従 来よりも大幅に工程短縮が可能になり、大幅なコストダ ウンと生産性効率向上が実現できる。生産工場のクリー ンルーム面積も縮少化できるし、高価な洗浄機とレジス トコーターと現像装置と露光装置も従来の半分以下です

むので、初期の投資コストも大幅に縮少できる。さらに 保管用のクリーンストッカーなども必要なくなるので、 大型基板へのゴミ付着も減少し歩留りも向上する。 洗浄 工程も激成するので純水の使用量も減少レランニングコ ストも大幅に減少する。安価な印刷カラーフィルターと 組み合わせることで単純マトリックス液晶パネル(ST Nモード)よりも生産コストの安いアクティブマトリッ クス液晶パネル (横電界液晶モード) を実現できる。こ れにより家庭のTVもブラウン管(CRT)からアクテ ィブマトリックス液晶パネルにおきかわることが可能と

なってくる。 【0051】 手段15を用いることでよりコンパクト

な液晶パネルを作ることが可能となる。 【0052】 手段16,21を用いて従来のツイスト ネマティック液晶モードの液晶パネルをホトマスク4回 の工程で作ることが可能となる。わずかだがコストダウ ンをはかることができる.

【0053】 手殺17, 18により、ゲート電極と画素電極 (ドレイン電極) とがかさなり合う面積を精度よ くコントロールできるようになるので、表示ムラが激減

し歩留りが向上する。

【0054】 手段19,20,21により、薄膜トランジスタ素子基板に、静電気対策用保護トランジスタを 形成でき、全工程をホトマスク工程3回で終了できる。 大幅なコストダウンと大幅な生産性効率向上が実現でき る。さらにこの工程ではパッシベーション膜は、有効画 面全域を被覆しておらずガラス基板に対して大きな応力 を与えることがない。そのためガラス基板寸定変化が最も少ないプロセスであり、液晶表示画面が超大型化した時に液晶セル工程で、カラーフィルター基板と薄膜アクティブマトリックス基板を合着する時に発生する合着ア ライメント誤差を最少化できる。この工程ではゲート電 極と画案電極 (ドレイン電極) のホトマスクアライメント誤差も従来のものとかわらずプロセスの安定性も非常 に高いので表示ムラの発生も少なく高い歩留りを実現で きる。

【0055】 手段22,23,24,25を用いることで薄膜トランジスタ素子基板に静電気対策用保護トランジスタを形成でき、全工程をホトマスク工程3回から4回で終了できる。この工程では共通電極を最後に形成 することもできプロセスの自由度が非常に大きい。 パタ ーン形成後の段差のギャップが一番小さくできるプロセスなので西線の距離が発生しにくく、さらに液晶セルエ程での西面膜形成後のラビング処理が非常にやりやすい

ため、最も少留りを高くすることが可能である。 【0056】手段26,27,28を用いることで薄膜トランジスタ素子基板に静電気対策用保護トランジスタ表子基板に静電気対策用保護トランジスタを形成でき、全工程をホトマスク工程3回から4回で終了できる。この工程では潮間半導体層を500人程度 に非常に薄く形成でき、n+層はチャネル部分に残らな

いのでドライエッチング時の基板全面の均一性の要求度がゆるくなる。エキシマレーザーと組み合わせてpolysi薄膜トランジスタプロセスへの変更もたやすく可能である。 裏面露光技術を用いることでセルフアライン 技術の適用も可能であり超大画型液晶画面を実現でき

【0057】 手段29を用いることで超大型画面の場 合、基板寸法変化によりミスアライメントが局部的に発 生しても、ドレイン電極とゲート電極とが形成する容量 には変化が生じないので、表示画面にムラが発生しな

【0058】 手段32から35を用いることで、走査 線の抵抗を大幅にさげることができしかも共通電極の抵抗も大幅に低下させることができる。さらに画索内部の 液晶駆動電極と、液晶駆動電極と対向している画案共通 電極との電極関撃を薄くできるために、液晶セル工程の ラビング処理が非常にやりやすくなる。このためにラビ ング処理密度と均一性を非常に高めることができるので 信頼性と再現性の良いムラの無い画質を得ることができ

【0059】 手段34, 35, 39を用いることで、 ゲート絶縁膜の推発頭或の境界部での膜はがれを防止で きる。特にチタンや高融点金属のシリサイド化合物は、 ガラス基板やプラズマCVD膜(シリコン酸化膜、シリ コン窒化膜)との接着力が非常に強く膜はがれが生じな い。本発明において特にこの性種領域の境界部での電極 パターン形成後の膜はがれが一番大きな問題になり、利 用できる金属の種類が限定されてくる。映像信号面別に アルミニウムやアルミニウム合金を用いることでも膜は がれが生じないがn+層との直接接合ができないため、 アルミニウムとn+層のあいだに高融点金属層や、高融

点金属シリサイド化合物層が必要となってくる。 【0060】手段36によりゲート絶縁膜の堆積範囲が映像信号西線端子や静電気対策用保護アクティブ素子の領域をで拡大することで映像信号西線端子部とゲート絶縁膜の堆積調或境界での交差合がなくなるので電極は がれの不良が激威する。これにより大幅に歩留りが向上

【0061】 手段37によりガラス基板の寸法加工精 度とゲート終網膜の局部的部分への堆積位置の精度の誤差は十分に保証できる。P-CVD装置でのゲート絶縁 膜地緒温度が300℃付近なので装置の治工具の変形や 機能限価度が3000円があるというではは従来な値である。 を開発を考えると、この値は従来な値である。 この値よりも小さくなると、走査線端子部全面にゲート 総線膜が堆積したり、TABとの有効接合面積が小さく なったりするのでコンタクト不良が多発し、画像の構入 ジムラが発生する。手段37を用いればコンタクト不良 は発生しなくなり横スジムラもなくなる。

[0062] 【実施列】(実施例1)図3,図50,図51,図5

2, 図53, 図54, 図55は、本発明の第1の実施例 の断面図と平面図である。走査線(ゲート電極)をパタ ーンニング後、ゲート絶縁膜とアモルファスシリコン 半導体膜とn+アモルファスシリコン膜を局所的に 部分堆積している。堆積後、走査線の端子部は、金属 電極が露出している。それから映像信号配線と液晶駆動電極▲17▼と走査線端子部接合金属電極▲19▼を 同時に形成するために金属膜をスパッタリング方式で堆積する。手段11と手段13で記載した方法図30を用 いて1回のホトマスク工程だけで薄膜トランジスタ素子のチャネル部を形成し、チャネル部の余分な金属膜とn+層を除去している。このプロセスで使用するホトマス クは図27や図28にあるように透過光量が3段階以上に変化している。ホトマスクのトランジスタ素子のチャ ネル部の断面図が図25と図26である。このホトマス クを利用してポジレジストを露光現像したものの断面図 が図29である。 薄膜半導体で使用する露光装置の解像 力は最高2~3μm程度なので図25, 図27のような タイプのホトマスクを作る場合解像力の1/10から1 /5程度のパターンを用いて平均透過光量を調整する。 線幅0.2~0.5 mm程度でスペース幅0.5~1 m m程度で半透過光量領域▲23▼を形成する。図26, 図28のようなタイプのホトマスクを作る場合、半透過 光量領域▲24▼の順とレてシリコン室化膜を利用する ことができる。シリコンと窒素の成分比率を変化させることで自由にUV光の透過量を調整できる。図29にあるように未露光的のポジレジスト膜写▲30▼は1.2 ~2. 0 μm程度であり、半透過光量領域の電光領域の ポジレジスト順写▲31▼は0.05~0.2 μm付近 を使用する。n+層の上の金属層はウェットエッチングで加工して必要な部分に金属層を残す。次に希フッ硝酸 でn+層とノンドープ半導体層をウェットエッチングレ ても良いし、ドライエッチングでn+層とノンドープ半 導体層を除去しても良い。それから薄膜トランジスタの チャネル部分の半透過光量領域▲24▼の薄く残ったポ ジレジストをプラズマ・アッシング処理により除去す る。チャネル部の金属層とn+層を前と同じウェットエ ッチングとドライエッチングにより除去する・最後にパッチングとドライエッチングにおり除去する・最後にパッシベーション膜を局所的に部分地積してアクティブ素 子基板が完成する。ホトマスクプロセスは、全工程で2 回だけである。

【0063】(実施例2)図6は、本発明の第2の実施例の断面図である。実施例1の最後のパッシベーション順を基板全体に堆積した後、走査線端子部のコンタクトホールをあける製造方法を採用している。ホトマスクプロセスは全工程で3回だけである。

【0064】(実施例3)図4は本発明の第3の実施例の断面図である。実施例1では、走査線と共通電極▲ 18▼を同一金属材料を用いて、1回のホトマスク工程で同時に形成していたが、実施例3では、共通電極を一 番始めに形成してから走査線下地絶縁膜▲20▼を局部的に堆積している。ホトマスクプロセスは全工程で3回となる。共通電極▲18▼と走査線のパターン不良によるショートが激減するので大幅に歩留りが向上する。【0065】(実施例4)図5は、本発明の第4の実施例の断面図である。実施例3と同様に走査線と共通電極▲18▼を同時形成せずに、一番はじめに走査線を形成している。ホウプロセスの一番最後に共通電極▲18▼を形成している。ホウプロセスは全工程で3回となる。共通電極▲18▼と走査線のパターン不良によるショートが激減するので大幅に歩留りが向上する。実施例3と同様に共通電極の材質を自由に選択できるのでプロセスの自由度が広がる。【0066】(実施例5)図7は、本発明の第5の実施

【0066】(実施例5) 図7は、本発明の第5の実施例の断面図である。実施例1から4までは横電界方式の液晶表示モードであるが、実施例5は、縦電界方式の液晶表示モード(TN方式、垂直配向方式、強誘電方式、反強誘電方式)に適用できる。映像信号配線とドレイン電極を形成してパッシベーション膜を埋積してから、ドレイン電極の上のパッシベーション膜をコンタクトホール▲10▼の穴をあけて除去する。最後に透明画素電極▲14▼を形成する。ホトマスクプロセスは全工

程で4回となる。
【0067】(実施例6)図56,図57,図58,図59,図60,図61は、本発明の第6の実施列の平面図である。断面図は図3,図6と同じものである。実施例1から5と異なるのは、図30にあるプロセスを使用しない点です。映像信号西線と液晶駆動電極▲17▼と走査線域子部接合金属▲19▼をした後、準膜トランジスタ表子のチャネル部領域に接された金属膜と、下層を除去します。これとは逆に金属膜を堆積してから、薄膜トランジスタ表子のチャネル部領域の金属膜とれた。との後映像信号西線と液晶駆動電極とカト層を除去し、その後映像信号西線と液晶駆動電極と市・層を除去し、その後映像信号西線と液晶駆動電極と大査線域子部接合金属をパターンニングする方法でも可

能です。
【0068】(実施例7)図8,図68,図69,図70,図71,図72,図73は、本発明の第7の実施例の明面図と平面図である。走査線をパターンニング後、ゲート絶縁類とアモルファスシリコン半導体膜とローサールファスシリコン膜を図92,図93にあるように局所的に部分堆積する。堆積後走査線の端子は金属電極が輸出している。次に映像を始めた金属電をが輸出している。次に映像を始めた金属膜をカーストグで大き一般である。金属膜をウェストパッタリング方式を用いて堆積する。金属膜をウェストパッチングやドライエッチングを用いてパターンニンクロエットエッチングやドライエッチングを用いてパターンニンクロエットエッチングやドライエッチングを用いて除去する。それから基板全面にパッシベーション膜を堆積して、薄膜トランジスタ素子のチャネル部と映像信号西線

と液晶駆動電極を分離させるために余分な領域のパッシベーション膜とアモルファスシリコン半導体膜を除去する。ホトマスクプロセスは全工程で3回ですみます。

【0069】(実施例8)図9は、本発明の第8の実施例の断面図である。ゲート絶縁膜を図92,図93にあるように局所的に部分堆積した後、アモルファスシリコン半導体膜とn+アモルファスシリコン膜は、基板全面に堆積する。次に映像信号面線と液晶駆動電極を形成した後、パッシベーション膜を基板全面に堆積する。それから薄膜トランジスタ素子のチャネル部と映像信号配線と液晶駆動電極を分離させるために、余分な領域のパッシ流晶駆動電極を分離させるために、余分な領域のパッシ流ーション膜に主査線の端子部電極を被覆しい。 第一次では、パッシベーション膜は全面堆積でなく局所的部分堆積でも良い。

【0070】 (実施例9) 図11は、本発明の第9の実施例の断面図である。実施例3と同様に共通電極を一番はじめに形成してから走査線下地線線積▲20♥を局部的に堆積している。その後のプロセスは実施例7とまったく同じものである。ホトマスクプロセスは全工程で4回となるが、共通電極▲18▼と走査線のパターン不良によるショートが激減するので大幅に歩留りが向上する。

【0071】(実施例10)図12は、本発明の第10の実施例の断面図である。実施例4と同様に共通電極を一番最後に形成している。実施例4と異なりパッシベーション膜は有対画素領域全面に被覆されていないのでアモルファスシリコン層の加工断面が露出している。このため露出しているアモルファスシリコン層の側面をアッシング処理などにより酸化して絶縁機化するプロセスが必要となる。

【0072】(実施例11)図10,図74,図75,図76,図77,図78,図79は、本発明の第110 実施例の断面図と平面図である。本実施例は縦電界方式の変晶表示モード(TN方式、垂直配向方式、強誘素線の流晶表示モード(TN方式、垂直配向方式、強誘素線をパターンニングしてから、ゲートルファスシリコン体導体膜とカールファスシリコン体導体膜とカールファスシリコン体導体膜とように局所的に部分地積とドマスシリコン体導体膜とように局所的に部分地積とドレーの電極をパターンニングする。金属膜のない後基として、一個域のカーアールファストルールで、一般にアレーション膜を保信号面線とドレーション膜を保信号面線とドレーション膜を保信号面線とドレーション膜を保信号面線とドレーション膜を保信号面線とドレーション膜を保信号面線とドレーション膜を保信号面線の端子部電極上の余分なパッシベーション膜ととて強い端子部電極上の余分なパッシベーション膜と、機信号面線の端子部電極上の余分なパッシベーション膜と、機信号面線の端子部電極上の余分なパッシベーシー、機管

を除去する。最後に透明画素電極▲14▼を形成する。 ホトマスク工程は全工程で4回である。実施例8にある ように、アモルファスシリコン半導体膜とn+アモルフ スシリコン膜を基板全面に堆積する方法も可能であ

【0073】(実施列12)図13,図64,図65,図66,図67,図97,図100,図101は、第12の実施例の断面図と平面図である。走査線をパタンニング後、ゲート総緯膜と、アモルファスシリコン接を図92,図93にある。大きに局所的に部分堆積を高いない。次に企風度をポウンニングする。金属のない。次に強度ををポウンニンプする。金属のない。次明導電費やチンリコン層を除去してから、透明導電費やチンリコン層を除去してから、透明導電費やチンリコン層を除去してから、透明導電費やチンスシリコン層を除去してから、透明導電費やチンスシリコン層を除去してから透明導電費やチンスシリコン層を除去してから透明導電費やチンスシリコン層を除去する。最後に周部的にパッシベーション周を発表する。最後に周部的にパッシベラション順を堆積する。図97,図100,図101は映像手を入りコン層を除去する。最後に周部的にパッシベラション順を推積して映像のラリホーをでは一個である。といから、国部的にパッシベーション膜を推積して映像のラーをでは一個である。それから、国部的にパッシベーション膜を推着を除去してから、国部的にパッシベーション膜を推積を除去してから、国部的にパッシベーション膜を推着する。

【0074】(実施例13)図14は、本発明の第13の実施列の断面図である。実施例12とパッシベーション膜を堆積するまでは、まったく同じである。実施例13ではパッシベーション膜を基板全面に堆積してから、走査線端子部と、映像信号西線端子部にコンタクトホール▲11▼を形成し端子部の上に堆積されたよぶんなパッシベーション膜を除去している。

【0075】(実施例14)図98は、本発明の第14の実施例の断面図である。実施例4と同様に走査線と、共通電極▲18▼を同時に形成せず、一番はじめに走査線を形成してから、プロセスの一番最後に共通電極▲18▼を形成している。ホトマスクプロセスは全工程で4回である。

【0076】(実施例15)図99は、本発明の第15の実施列の断面図である。実施例3と同様に走査線と共通電極▲18▼を同時形成せずに、共通電極▲18▼を一番はじめに形成してから走査西線下地絶縁関▲20▼を局部的に堆積している。ホトマスクプロセスは、全工程で4回である。

【0077】 (実施例16) 図15, 図62, 図63, 図64, 図65, 図66, 図67は、本発明の第16の実施例の断面図と平面図である。 走査線をパターンニング後、ゲート絶視膜とアモルファスシリコン半導体膜とn+アモルファスシリコン膜を図92, 図93にあるように局所的に堆積する。次に金属膜を基板全面に

堆積し、映像信号画線とドレイン電極を形成する。それから透明導電膜を基板全面に堆積して映像信号画線と透明画素電極▲14▼をパターンニングする。次な薄膜トランジスタのチャネル部分のよぶんな金属層とn+層を除去する。最後に局部的にパッシベーション膜を堆積する。本実施例は縦電界方式の液晶表示モード(TN方式、垂直配向方式、強誘電液晶方式、反映熱電液晶方二式)に適用される。ホトマスクプロセスは全工程で3回である。

【0078】(実施例17) 図16, 図106, 図107, 図82, 図83, 図84 図85は、本発的の第17の実施例の断面図と平面図である。走資線をパターンニング後、ゲート絶縁膜とアモルファスシリコン半導体膜とローアモルファスシリコン膜を図92, 図93にあるように局所的に部分堆積する。次にアモルファスシリコン膜をパターンニングしてトランジスタの手ャンル部分を形成する。その後金属腫を全面に埋積してから映像信号配線と液晶型動電を全面に埋積してから映像信号配線と液晶型動電を17▼をパターンニングする。トランジスタのチャネル部分のロー層を除去してから最後に局部的にパッシベーション順を堆積する。図16の場合、図106, 図107の液晶駆動電を全17▼の下部には、アモルファスシリコン層が存在していない。図102, 図80, 図81は、液晶駆動電を全17▼の下部にアモルファスシリコン層が存在していない。図102, 図80, 図81は、液晶駆動電を全17▼の下部にアモルファスシリコン層が存在しているが、まったく同じプロセスで作ることができる。ホトマスクプロセスは全工程で3回である。

【0079】(実施例18)図17、図105は、本発明の第18の実施例の断面図である。実施例17と、パッシベーション膜を堆積するまでは、まったく同じである。実施例18では、パッシベーション膜を基板全面に堆積してから、走査線端子部と映像信号面線端子部にコンタクトホール▲11▼を形成し、端子部の上に堆積されたよぶんなパッシベーション膜を除去している。ホトマスクプロセスは、全工程で4回である。

【0080】(実施例19)図18,図103は、本発明の第19の実施例の断面図である。実施例3と同様に走査線と共通電極▲18▼を同時形成せずに、共通電極▲18▼を一番はじめに形成してから走査面線下地絶縁膜▲20▼を局部的に堆積している。残りのプロセスは実施例18と同じである。ホトマスク工程は全工程で4回である。図18の場合、液晶駆動電極▲17▼の下部には、アモルファスシリコン層は存在していないが、図103の場合には、液晶駆動電極▲17▼の下部には、アモルファスシリコン層が存在している。図18と図103とは、まったく同じプロセスで作ることができる。

【0081】(実施例20)図19,図104は、本発明の第20の実施例の断面図である。実施例4と同様に 走査線と共通電極▲18▼を同時形成せずに、一番は じめに走査線を形成してから、プロセスの一番最後に 共通電極▲18▼を形成している。ホトマスク工程は全工程で4回である。図19の場合、液晶駆動電極▲17▼の下部には、アモルファスシリコン層は存在していないが、図104の場合には、液晶駆動電極▲17▼の下部には、アモルファスシリコン層が存在している。図19と図104とは、まったく同じプロセスで作ることができる。

【0082】(実施列21)図20,図86,図87, 図88, 図89, 図90, 図91は、本発明の第21の 実施例の断面図と平面図である。走査線をパターン ング後、ゲート絶縁膜とアモルファスシリコン半導体 膜とエッチングストッパー膜▲21▼を、図92,図 93にあるように局所的に部分堆積する。堆積後、走査線の端子部は、金属電極が露出している。次に図8 6、図87の平面図にあるように走査線(ゲート電極) の内側の部分にトランジスタのチャネル部を形成するた めの領域だけにエッチングストッパー膜▲21▼を残こ し、他の領域は、有効画素領域周辺半導体層▲59▼以 外のエッチングストッパー膜は、すべて除去する。その 次にオーミックコンタクトをとるために n+アモルファスシリコン層または、n+マイクロクリスタルシリコン 層を局部的に堆積する。イオンシャワードーピングやイ オンインプランテーションを有効画素領域と静電気対策 用保護トランジスタ領域のみに実施することでもオーミックコンタクトを得ることは可能である。その後、映像信号高線と液晶駆動電極を形成するためには金属膜を基 板全面に推積しする。映像信号西線と液晶駆動電極▲ 17▼をパターンニングしてから、よぶんなn+層とア モルファスシリコン層を除去する。最後にパッシベーシ ョン膜を局部的に堆積する。本工程では、最後のパッシ ベーション膜は絶対に必要というわけではない。パッシ ベーション工程を省略しても良い。ホトマスクプロセス は全工程で3回である。 【0083】(実施例22)図21は、本発明の第22

【0083】(実施例22)図21は、本発明の第22の実施例の断面図である。実施例21と、パッシベーション膜を堆積するまでは、まったく同じである。実施例22では、パッシベーション膜を基板全面に堆積してから走査線端子部と映像信号配線端子部にコンタクトホール▲11▼を形成し、端子部の上に堆積されたよぶんなパッシベーション膜を除去している。ホトマスクプロセスは、全工程で4回である。

【0084】(実施列23)図22は、本発別の第23の実施例の断面図である。実施例3と同様に、走査線と共通電極▲18▼を同時形成せずに共通電極▲18▼を一番はじめに形成してから、走査線下地絶線膜▲20▼を局部的に増接している。残りのプロセスは実施例21と同じである。ホトマスク工程は全工程で4回である。

【0085】(実施例24)図23は、本発別の第24の実施例の断面図である。実施例4と同様に、走査線

と共通電極▲18▼を同時形成せずに、一番はじめに走 査線を形成してから、プロセスの一番最後に共通電極 ▲18▼を形成している。ホトマスク工程は全工程で4 回である。

【0086】(実施例25)図24は、本発明の第25の実施例の断面図である。実施例25は、縦電界方式の液晶表示モード(TN方式、垂直配向方式、強誘電液晶方式、反対熱電液晶方式)に適用できる。映像信号函線とドレイン電極を形成した後、透明導電機を基板全面に堆積して、透明画東電極▲14▼を形成する。その後局部的にパッシベーション機を堆積する。ホトマスク

て程は全工程で4回である。 【0087】(実施例26)図31,図32,図33,図34は、本発明の第26の実施例の平面図である。表示1画表につき、薄膜トランジスタのゲート電極が2個平列に形成されており、薄膜トランジスタのチャネル領域も2個平列に形成されている。ドレイン電極は1本にまとめられ液晶配動電極につながっている。図3,図8,図13,図16,図20のタイプの薄膜トランジスタ素子に適用することができる。この構造によりゲート電極とドレイン電極の容異変化はほとんど生じない。

【0088】(実施例27、図25、図26、図27、図28、図29、図30は、本発明の第27の実施例27、図28、図29、図30は、本発明の第27の実施例である。図25は、半透過調域をホトマスクの金属材料のみで作る場合の実施例である。トランジスタのチャネル領域のUV光線の透過光量をシーンでも良い。図26は、UV光を必要な量だけりの場合といるのできる半透過調量の材質といる。SiHサイスクの勘面でできる半透過調量の材質といる。SiHサイスクの勘面で指えてプラズイスクの設定といる。SiHサイスクの設定と比較の吸収量を自由に均一に対している。図26は、UV光の吸収量を自由に均一に関係を変更が適して、の吸収量を連用した場合のでは、とのできる。長時間UVを照射してりの場合と比較のののできる。長時間UVを照射して場合のラのには、図28は、場合のボガジレジスクの東触列である。図29は、場合のボガジレジスクのの構造のホボガジレが表別域と、無露光ののである。とで半露光領域と、無露光領域のボジルシスクのを制のがある。図30は本発明のボジレジスクラプロセスを用いて薄膜トランジスタ素子を時のプロセスを用いて薄膜トランジスタ素子を時のプロセスを用いて薄膜トランジスタ素子を時のプロセスを用いてある。

する時のプロセスフローである。 【0089】(実施例28)図35、図36、図37、 図38は、本発明の第28の実施例の断面図と平面図で ある。図35にあるように、走査線はできるだけ抵抗を 低下させるためにアルミニウム系や飼系の材量を用い る。共通電極のうち液晶駆動電極と対向する画案共通電 極▲36▼は、抵抗が高くても問題はない。ラビング処理のことを考えると、画素共通電極と液晶圏動電極の膜厚は可能なかぎり薄い方が良い。アルミニウム系の場合には、アルミニウムのヒロック発生防止のためにキカーの大きには、アルミニウムの場合には、ガラスをありたのでは、ガラスを使いるでは、ガラスを使いるでは、ガラスを使いるでは、がからに、一個では、ガラスを使いるでは、対方のないで、一個では、対方のないで、一個では、対方のないで、一個では、対方のないで、一個では、対方ので

のも、図3号は味噌で自動などドイフを使っている。 で、ドレイン電極の断面図が図40、図41、図42である。ゲート給料膜やアモルファスシリコン半導体膜や パッシベーション膜の堆積領域の境界を映像信号西線が よごぎる時、下地膜の熱態が最終数の差と、接着力の差か ら堆積領域境界で映像信号西線が断線したり膜はがれし たりする不良が発生する。本発明のように下地映像信号 西線にチタン系の金属か、クロム系の金属または、高融 点金属のシリサイド化合物を用いることで上記の断線、 膜はがれば激減する。

【0091】 (実施列30) 図43, 図44, 図45は、本発明の第30の実施列の平面図である。ゲート絶縁膜の堆積領域よりもパッシベーション膜の堆積領域の方が広い。静電気対策用の保護アクティブ素子▲55▼は、有効面素の2辺以上に形成されており、共通電極と、共通電極と走資線の接合領域と、共通電極と走資線の接合領域はゲート絶縁膜の堆積領域外に存在しており、静電気対策用の保護アクティブ素子と上記接されている。図45にかるように、映像信号配線の端子部の場合にアッション膜に、映像信号配線の端子部本端からゲート絶縁膜が堆積境界までの距離▲A▼は、でが、3、図45にあるように、映像信号配線の端子部本端からゲート絶縁膜が推積境界までの距離▲A▼は、東でが多数である。一様にゲート絶縁膜の堆積境界までの距離をA▼は、東でれぞれ2mm以上が必要である。同様にゲート絶縁膜の推積境界がの静電気対策用保護アクティブ素子の接合端子部の末端までの距離も2mm以上必要となる。2mm以下の場合、ゲート絶縁膜が走査線の端子部全体を被覆してしまう可能性が高くなりコンタクト不良が多発する。

【0092】(実施例31)図46, 図47は、本発明

の第31の実施列の平面図である。2枚の基板をはり合わせるシールラインが、局部的に堆積されたゲート絶縁 膜の周辺境界上が、または、ゲート絶縁膜の堪筋領域外 でなおかつパッシベーション腹性積ា域内に存在してい

【0093】(実施例32)図94,図95は、本発明の第32の実施例の平面図である。図94は走音線用の ホトマスクであり映像信号面線と走面線が交差する位置 に半透過臭が設置されている。図95は、薄膜トランジ スタ素子のチャネル領域を形成するためのホトマスクで ある。液晶駆動電極や透明画家電極と交差する部分に半 透過膜が設置されている。このホトマスクを利用してポ ジレジストを露光すると半透過膜の設置された部分のポ ジレジスト膜厚が薄くなり、ドライエッチングすると き、超テーパー加工が可能となる。これにより断線が激 減する。半透過膜のかわりに図25のようなホトマスク を用いても同様な効果がある。共通電極と映像信号配線

の交差部にも本発明を適用できる。 【0094】(実施例33)図96は、本発別の第33 の実施例の平面図である。走査線と交差している共通電極と、映像信号配線と交差している共通電極とを接続す る部分が、局所的に堆積されたゲート絶縁膜の領域外に 存在している。

[0095]

【発明の効果】本発明によればアクティブ素子基板の全工程でホトマスク工程の回数を2回から3回程度まで 大幅に低減可能となる。これによりクリーンルームの面 積を減少でき、露光装置や洗浄装置、レジスト関連装置 やクリーン保管車の数を大幅に低減できる。初期投資の 金額を大幅に低減できるのと工場のランニングコストも 大幅に低減できる。さらに工程が短縮できるので品質管 理ししやすく歩留りを向上しやすくなる。生産効率し大 幅に向上するので液晶表示パネルの価格を安くすることが可能となる。一番堆積膜厚の厚いゲート総制費を局所的な部分堆積することで、ガラス基板に発生する応力が均一化する。そのためにガラス基板の切断後に異常な寸 法変化も生じにくくなり、カラーフィルター基板と薄膜 トランジスタ基板の合着アライメント誤差も減少する。 本発明のトランジスタ構造、静電気対策用保護トランジ スタを用いることでホトマスク間のミスアライメントが 発生しても表示ムラの発生しない、静電気に対して強い 液晶パネルを製造することが可能となる。本発明の共通 電極構造を用いることでラビング処理が大幅に低下し、 映像信号配線の断線も激減する。走査西線に卸を用いる ことで40インチの大画面液晶パネルも実現可能である。映像信号画線の下地にチタン系の金属や高融点金属のシリサイド化合物を用いることで膜はがれがなくな る。超大型化しても歩留りは低下しない。

の断面図

【図2】 従来の横電界方式薄膜半導体基板の単位画素 の断面図

【図3】本発別の横電界方式薄膜半導体基板の単位画 素の断面図

【図4】 本発明の横電界方式薄膜半導体基板の単位画 表の断面図

【図5】本発明の横電界方式薄膜半導体基板の単位画 素の断面図

【図6】 本発別の横電界方式薄膜半導体基板の単位画 素の断面図

【図7】本発明の縦電界方式薄膜半導体基板の単位画 素の断面図

【図8】本発別の横電界方式薄膜半導体基板の単位画 素の断面図

【図9】本発明の横電界方式薄膜半導体基板の単位画 素の断面図

【図10】本発明の縦電界方式薄膜半導体基板の単位 画素の断面図

【図11】 本発明の横電界方式薄膜半導体基板の単位 画素の断面図

【図12】本発明の横電界方式薄膜半導体基板の単位 画素の断面図

【図13】本発明の横電界方式薄膜半導体基板の単位 画素の断面図

【図14】本発明の横電界方式、朝農半導体基板の単位 画表の断面図

【図15】本発明の縦電界方式専膜半導体基板の単位 画素の断面図

【図16】本発明の横電界方式薄膜半導体基板の単位 画表の断面図

【図17】 本発明の横電界方式薄膜半導体基板の単位 画素の断面図

【図18】本発明の横電界方式薄膜半導体基板の単位 画素の断面図

【図19】本発明の横電界方式薄膜半導体基板の単位 画素の断面図

【図20】本発明の横電界方式薄膜半導体基板の単位 画楽の断面図

【図21】 本発明の横電界方式薄膜半導体基板の単位 画事の断面図

【図22】本発明の横電界方式薄膜半導体基板の単位 画素の断面図

【図23】本発明の横電界方式薄膜半導体基板の単位 画素の断面図

【図24】本発明の縦電界方式薄膜半導体基板の単位 画素の断面図

【図25】 本発明の透過光量調整ホトマスクの断面図 【図26】 本発明の透過光量調整ホトマスクの断面図

【図27】 本発明の透過光量調整ホトマスクの平面図

【図面の簡単な説明】

【図1】 従来の縦電界方式薄膜半導体基板の単位画素

【図28】 本発明の透過光量調整ホトマスクの平面図 【図29】 本発明の透過光量調整ホトマスクを用いて
露光・現像処理したポジレジストの断面図 【図30】 本発明の透過光量調整ホトマスクを用いた
薄膜トランジスタ来子のプロセスフロー
【図31】 本発明の薄膜トランジスタ素子の平面図 【図32】 本発明の薄膜トランジスタ素子の平面図
【図33】 本発明の薄膜トランジスタ素子の平面図
【図34】 本発明の薄膜トランジスタ素子の平面図 【図35】 本発明の走査電極と共通電極の平面図
【図36】本発明の走査電極と共通電極の断面図
【図37】本発明の走査電極と共通電極の断面図 【図38】本発明の走査電極と共通電極の断面図
【図39】 本発明の映像信号配線とドレイン電極の平
面図 【図40】 本発用の映像信号西線の街面図
【図41】本発明の映像信号西線の断面図
【図42】本発明の映像信号配線の断面図 【図43】本発明の薄膜半導体基板の平面図
【図44】本発明の薄膜半導体基板の平面図
【図45】本発明の薄膜半導体基板の平面図 【図46】本発明のシールラインの配置平面図
【図47】 本発明のシールラインの配置平面図
【図48】 本発明で利用した静電気対策用保護回路図 【図49】 本発明で利用した静電気対策用保護回路図
【図50】本発明の横電界方式薄膜半導体来子の平面
図 「図51】 本経明の樹面界方式海膜半導体塞子の平面
【図51】 本発明の横電界方式薄膜半導体素子の平面 図
【図51】本発明の横電界方式薄膜半導体素子の平面図 【図52】本発明の静電気対策用保護トランジスタ素
【図51】本発明の横電界方式薄膜半導体素子の平面図 【図52】本発明の静電気対策用保護トランジスタ素子の平面図 【図53】本発明の静電気対策用保護トランジスタ素
【図51】本発明の横電界方式薄膜半導体素子の平面図 【図52】本発明の静電気対策用保護トランジスタ素子の平面図 【図53】本発明の静電気対策用保護トランジスタ素子の平面図
【図51】本発明の横電界方式薄膜半導体素子の平面図 【図52】本発明の静電気対策用保護トランジスタ素子の平面図 【図53】本発明の静電気対策用保護トランジスタ素子の平面図 【図53】本発明の静電気対策用保護トランジスタ素子の平面図 【図54】本発明の静電気対策用保護トランジスタ素子の平面図
【図51】本発明の横電界方式薄膜半導体素子の平面図 【図52】本発明の静電気対策用保護トランジスタ素子の平面図 【図53】本発明の静電気対策用保護トランジスタ素子の平面図 【図54】本発明の静電気対策用保護トランジスタ素子の平面図 【図55】本発明の静電気対策用保護トランジスタ素子の平面図 【図55】本発明の静電気対策用保護トランジスタ素子の平面図
【図51】本発明の横電界方式薄膜半導体素子の平面図 【図52】本発明の静電気対策用保護トランジスタ素子の平面図 【図53】本発明の静電気対策用保護トランジスタ素子の平面図 【図54】本発明の静電気対策用保護トランジスタ素子の平面図 【図55】本発明の静電気対策用保護トランジスタ素子の平面図 【図55】本発明の静電気対策用保護トランジスタ素子の平面図 【図56】本発明の静電気対策用保護トランジスタ素子の平面図
【図51】本発明の横電界方式薄膜半導体来子の平面図 【図52】本発明の静電気対策用保護トランジスタ素子の平面図 【図53】本発明の静電気対策用保護トランジスタ素子の平面図 【図54】本発明の静電気対策用保護トランジスタ素子の平面図 【図55】本発明の静電気対策用保護トランジスタ素子の平面図 【図56】本発明の静電気対策用保護トランジスタ素子の平面図 【図56】本発明の静電気対策用保護トランジスタ素子の平面図 【図56】本発明の横電界方式薄膜半導体来子の平面図
図 51 本発明の横電界方式薄膜半導体素子の平面 図
【図51】本発明の横電界方式薄膜半導体来子の平面図 【図52】本発明の静電気対策用保護トランジスタ素子の平面図 【図53】本発明の静電気対策用保護トランジスタ素子の平面図 【図54】本発明の静電気対策用保護トランジスタ素子の平面図 【図55】本発明の静電気対策用保護トランジスタ素子の平面図 【図56】本発明の静電気対策用保護トランジスタ素子の平面図 【図56】本発明の静電気対策用保護トランジスタ素子の平面図 【図57】本発明の横電界方式薄膜半導体来子の平面図
【図51】本発明の横電界方式薄膜半導体素子の平面図【図52】本発明の静電気対策用保護トランジスタ素子の平面図【図53】本発明の静電気対策用保護トランジスタ素子の平面図【図54】本発明の静電気対策用保護トランジスタ素子の平面図【図55】本発明の静電気対策用保護トランジスタ素子の平面図【図56】本発明の横電界方式薄膜半導体素子の平面図【図57】本発明の横電界方式薄膜半導体素子の平面図【図58】本発明の静電気対策用保護トランジスタ素子の平面図
【図51】本発明の横電界方式薄膜半導体来子の平面図【図52】本発明の静電気対策用保護トランジスタ素子の平面図【図53】本発明の静電気対策用保護トランジスタ素子の平面図【図54】本発明の静電気対策用保護トランジスタ素子の平面図【図55】本発明の静電気対策用保護トランジスタ素子の平面図【図56】本発明の静電気対策用保護トランジスタ素子の平面図【図58】本発明の静電気対策用保護トランジスタ素子の平面図【図58】本発明の静電気対策用保護トランジスタ素子の平面図【図58】本発明の静電気対策用保護トランジスタ素子の平面図【図60】本発明の静電気対策用保護トランジスタ素子の平面図
【図51】本発明の横電界方式薄膜半導体来子の平面図【図52】本発明の静電気対策用保護トランジスタ素子の平面図【図53】本発明の静電気対策用保護トランジスタ素子の平面図【図54】本発明の静電気対策用保護トランジスタ素子の平面図【図55】本発明の静電気対策用保護トランジスタ素子の平面図【図57】本発明の静電気対策用保護トランジスタ素子の平面図【図58】本発明の静電気対策用保護トランジスタ素子の平面図【図59】本発明の静電気対策用保護トランジスタ素子の平面図【図60】本発明の静電気対策用保護トランジスタ素子の平面図【図60】本発明の静電気対策用保護トランジスタ素子の平面図【図60】本発明の静電気対策用保護トランジスタ素子の平面図【図61】本発明の静電気対策用保護トランジスタ素
【図51】本発明の横電界方式薄膜半導体来子の平面図【図52】本発明の静電気対策用保護トランジスタ素子の平面図【図53】本発明の静電気対策用保護トランジスタ素子の平面図【図54】本発明の静電気対策用保護トランジスタ素子の平面図【図55】本発明の静電気対策用保護トランジスタ素子の平面図【図56】本発明の静電気対策用保護トランジスタ素子の平面図【図58】本発明の静電気対策用保護トランジスタ素子の平面図【図58】本発明の静電気対策用保護トランジスタ素子の平面図【図58】本発明の静電気対策用保護トランジスタ素子の平面図【図60】本発明の静電気対策用保護トランジスタ素子の平面図


【図63】本発明の縦電界方式薄膜半導体表子の平面 図 【図64】本発明の静電気対策用保護トランジスタ素 子の平面図 【図65】 本部月の静電気対策用保護トランジスタ素 子の平面図 【図66】 本発明の静電気対策用保護トランジスタ素 子の平面図 【図67】 本発明の静電気対策用保護トランジスタ素 子の平面図 【図68】 本発明の横電界方式薄膜半導体表子の平面 【図69】 本発明の横電界方式薄膜半導体素子の平面 【図70】 本発明の静電気対策用保護トランジスタ素 子の平面図 【図71】 本発明の静電気対策用保護トランジスタ素 子の平面図 【図72】 本発明の静電気対策用保護トランジスタ素 子の平面図 【図73】 本発明の静電気対策用保護トランジスタ素 子の平面図 【図74】本発明の縦電界方式薄膜半導体表子の平面 【図75】 本発明の縦電界方式薄膜半導体表子の平面 図 【図76】本発明の静電気対策用保護トランジスタ素子の平面図 【図77】 本発明の静電気対策用保護トランジスタ素 子の平面図 【図78】 本発明の静電気対策用保護トランジスタ素 子の平面図 【図79】 本発明の静電気対策用保護トランジスタ素 子の平面図 【図80】本発明の横電界方式薄膜半導体素子の平面 【図81】 本発明の横電界方式薄膜半導体表子の平面 【図82】 本発明の静電気対策用保護トランジスタ素 子の平面図 【図83】本発明の静電気対策用保護トランジスタ素 子の平面図 【図84】 本発明の静電気対策用保護トランジスタ素 子の平面図 【図85】 本発明の静電気対策用保護トランジスタ素 子の平面図 【図86】 本発明の横電界方式薄膜半導体表子の平面 【図87】 本発明の横電界方式薄膜半導体表子の平面


	11走査線端子部コンタクトホール
【図88】 本発明の静電気対策用保護トランジスタ素	12映像信号画線コンタクトホール
子の平面図	13 ······走面線端子的图動 I C接合電極(透明電極)
【図89】 本発明の静電気対策用保護トランジスタ素	14画家電極(透明電極)
子の平面図	15 ·····映像信号面線端子部區動 I C接合電極(透明電
【図90】 本発明の静電気対策用保護トランジスタ素	極)
	1.6パッシベニション膜
【図91】 本発明の静電気対策用保護トランジスタ素	17横電界方式夜晶駆動電極(画素電極)
子の平面図	18横電界方式共通電極
【図92】 本発明のゲート絶縁膜局所性積御或の平面	19走查線端子部区動 I C接合電極(金属電極)
3	20走面級下地絕緣順
【図93】 本発明のゲート絶縁膜局所推積領域の平面	21エッチングストッパー絶縁膜
翌	22ホトマスク用石英ガラス基板
【図94】本発明の透過光量調整ホトマスクの平面図	23半透過ホトマスク領域
【図95】本発明の透過光量調整ホトマスクの平面図	24半透圖戲頭或
【図96】 本発明の横電界方式薄膜半導体基板の平面	25ホトマスク金属(CrgたはMo)
	26映像信号西線ホトマスク完全遮断領域
【図97】 本発明の横電界方式薄膜半導体基板の単位	27ドレイン電極ホトマスク完全運動領域
画素の断面図	28トランジスタ・チャネル部半透過硬或
,【図98】 本発明の横電界方式薄膜半導体基板の単位	29トランジスタ・チャネル部半透過膜
画素の断面図	30ポジレジストUV露光完全遮断領域の現像後の
【図99】本発明の横電界方式薄膜半導体基板の単位	膜厚
画案の創作例	31ポジレジストUV露光半透過領域の現像後の膜
【図100】本発明の横電界方式薄膜半導体素子の平	厚
耐 図	32ポジレジスト
【図101】本発明の横電界方式薄膜半導体素子の平	33第1 層走査線 (アルミニウムまたはアルミニウ
面図	ム合金)
【図102】本発明の横電界方式薄膜半導体基板の単	34第2層走査線(キャップ電極)
位画家の断面図	35第1層共通電極(アルミニウムまたはアルミニ
【図103】本発明の横電界方式薄膜半導体基板の単	ウム合金)
位画表の断面図	36第2屆共通電極(画案共通電極)
【図104】本発明の横電界方式専膜半導体基板の単	37第2層下部走査線
位画案の断面図	38第2層上部走查線
【図105】本発明の横電界方式薄積半導体基板の単	39第2層下部共通電極(画素共通電極)
位画業の断面図	40第2層上部共通電極(画素共通電極)
【図106】本発明の横電界方式薄膜半導体素子の平	4 1下地走面線
面図	42銅または銅合金走直線
【図107】 本発明の横電界方式薄膜半導体素子の平	43キャップゲート電極
	44銅または銅合金共通電極
【符号の説明】	45下地共通電極
1 ·····・ガラス基板	46キャップ共通電極(画表共通電極)
2走査線 (ゲート電極)	47走査線と共通電極の切断位置
3走查線端子部	48映像過級の切断位置
4ゲート総制機	49下地映像信号西線
5薄膜半導体層(ノンドープ層)	50低抵抗快像信号西森
6······リンをドープしたn+半導体層	51キャップ映像信号西線
7映像信号直線	52エッチングストッパー映像信号西線
8ドレイン電極	53ゲート絶縁関局所堆積調成
9映像信号西線端子部	54パッシベーション膜局所堆積測収
10画素電極コンタクトホール	55静電気対策用保護アクティブ素子


56……有効画素領域高辺共通電極 57……液晶セルシールライン 58……薄膜トランジスタチャネル部エッチング領域 59……有効画素領域高辺半導体層 A……ゲート終縁膜性質境界から走査線端子部末端まで の距離


B……パッシベーション膜性積境界から走査線端子部末 端までの距離


場までの記録 C……ゲート絡録膜堆積境界から静電気対策用保護アクティブ素子の接合端子部末端までの距離 60……共通電極端子部

















































































































フロントページの続き

F ターム後等) 2020年20年44年8月86 MOHADHSHNENAB M27MOMADASHNEZ M25MYCABOSHCAB STEMABADASHABANA BTBMBCABDASHCA

an a

5-1DANBARZARBERDICTY DDZEESODZOBEHOZ HOSKEKEHIBHOA HOSKERODZ